c++ - ¿Por qué este código C ++ es más rápido que mi ensamblaje escrito a mano para probar la conjetura de Collatz?


Escribí estas dos soluciones para Project Euler Q14 , en ensamblaje y en C ++. Son el mismo enfoque de fuerza bruta idéntico para probar la conjetura de Collatz . La solución de ensamblaje se ensambló con

nasm -felf64 p14.asm && gcc p14.o -o p14

El C ++ fue compilado con

g++ p14.cpp -o p14

Asamblea, p14.asm

section .data
    fmt db "%d", 10, 0

global main
extern printf

section .text

main:
    mov rcx, 1000000
    xor rdi, rdi        ; max i
    xor rsi, rsi        ; i

l1:
    dec rcx
    xor r10, r10        ; count
    mov rax, rcx

l2:
    test rax, 1
    jpe even

    mov rbx, 3
    mul rbx
    inc rax
    jmp c1

even:
    mov rbx, 2
    xor rdx, rdx
    div rbx

c1:
    inc r10
    cmp rax, 1
    jne l2

    cmp rdi, r10
    cmovl rdi, r10
    cmovl rsi, rcx

    cmp rcx, 2
    jne l1

    mov rdi, fmt
    xor rax, rax
    call printf
    ret

C ++, p14.cpp

#include <iostream>

using namespace std;

int sequence(long n) {
    int count = 1;
    while (n != 1) {
        if (n % 2 == 0)
            n /= 2;
        else
            n = n*3 + 1;

        ++count;
    }

    return count;
}

int main() {
    int max = 0, maxi;
    for (int i = 999999; i > 0; --i) {
        int s = sequence(i);
        if (s > max) {
            max = s;
            maxi = i;
        }
    }

    cout << maxi << endl;
}

Conozco las optimizaciones del compilador para mejorar la velocidad y todo, pero no veo muchas maneras de optimizar aún más mi solución de ensamblaje (hablando programáticamente, no matemáticamente).

El código C ++ tiene el módulo de cada término y división en cualquier término par, donde el ensamblaje es solo una división por trimestre.

Pero el ensamblaje tarda en promedio 1 segundo más que la solución C ++. ¿Por qué es esto? Lo pido principalmente por curiosidad.

Editar: Tiempos de ejecución según lo solicitado

Mi sistema: 64 bit Linux en 1.4 GHz Intel Celeron 2955U (microarquitectura Haswell).




Answers


Si crees que una instrucción DIV de 64 bits es una buena forma de dividir por dos, entonces no es de extrañar que la salida de asm del compilador -O0 código escrito a mano, incluso con -O0 (compilación rápida, sin optimización adicional, y almacenar / recargar en la memoria después / antes de cada declaración C para que un depurador pueda modificar las variables).

Consulte la guía Optimizing Assembly de Agner Fog para aprender a escribir asm eficiente. También tiene tablas de instrucciones y una guía de microarch para detalles específicos para CPU específicas. Ver también la wiki de la etiqueta x86 para más enlaces perf.

Consulte también esta pregunta más general sobre cómo superar el compilador con un asm escrito a mano: ¿el lenguaje ensamblador en línea es más lento que el código nativo de C ++? . TL: DR: sí, si lo haces mal (como esta pregunta).

Por lo general, está bien dejar que el compilador haga su trabajo, especialmente si intenta escribir C ++ que puede compilar de manera eficiente . Además, ¿el ensamblaje es más rápido que los lenguajes compilados? . Uno de los enlaces de respuestas a estas diapositivas ordenadas muestra cómo varios compiladores de C optimizan algunas funciones realmente simples con trucos geniales.

even:
    mov rbx, 2
    xor rdx, rdx
    div rbx

En Intel Haswell, div r64 es 36 uops, con una latencia de 32-96 ciclos y un rendimiento de uno por 21-74 ciclos. (Más los 2 uops para configurar RBX y cero RDX, pero la ejecución fuera de servicio puede ejecutarlos anticipadamente). Las instrucciones de conteo alto como DIV están microcodificadas, lo que también puede causar cuellos de botella en el extremo frontal. En este caso, la latencia es el factor más relevante porque es parte de una cadena de dependencia transportada por bucle.

shr rax, 1 hace la misma división sin firmar: es 1 uop, con latencia de 1c , y puede ejecutar 2 por ciclo de reloj.

A modo de comparación, la división de 32 bits es más rápida, pero sigue siendo horrible frente a los cambios. idiv r32 es 9 uops, 22-29c de latencia, y uno por 8-11c de rendimiento en Haswell.

Como puede ver al mirar la salida del -O0 de gcc ( explorador del compilador Godbolt ), solo usa instrucciones de turnos . clang -O0 se compila ingenuamente como creías, incluso usando IDIV de 64 bits dos veces. (Al optimizar, los compiladores usan ambas salidas de IDIV cuando la fuente hace una división y módulo con los mismos operandos, si usan IDIV en absoluto)

GCC no tiene un modo totalmente ingenuo; siempre se transforma a través de GIMPLE, lo que significa que algunas "optimizaciones" no se pueden desactivar . Esto incluye el reconocimiento de división por constante y el uso de cambios (potencia de 2) o un multiplicativo inverso de coma fijo (sin potencia de 2) para evitar IDIV (ver div_by_13 en el enlace de godbolt anterior).

gcc -Os (optimize for size) utiliza IDIV para la división non-power-of-2, lamentablemente incluso en los casos en que el código inverso multiplicativo es solo un poco más grande pero mucho más lento.

Ayudando al compilador

(resumen para este caso: use uint64_t n )

En primer lugar, es interesante observar la salida optimizada del compilador. ( -O3 ). -O0 velocidad es básicamente sin sentido.

Mire la salida de su ASM (en Godbolt, o vea ¿Cómo eliminar el "ruido" de la salida del conjunto GCC / clang? ). Cuando el compilador no hace un código óptimo en primer lugar: Escribir el código C / C ++ de una manera que guíe al compilador a hacer un mejor código suele ser el mejor enfoque . Tienes que saber asm, y saber qué es eficiente, pero aplicas este conocimiento indirectamente. Los compiladores también son una buena fuente de ideas: a veces el clang hará algo genial y usted puede mantener a mano gcc haciendo lo mismo: vea esta respuesta y lo que hice con el ciclo no desenrollado en el código de @ Veedrac más abajo).

Este enfoque es portátil, y en 20 años algún compilador futuro puede compilarlo para lo que sea eficiente en hardware futuro (x86 o no), tal vez usando una nueva extensión ISA o auto-vectorización. El asno x86-64 escrito a mano de hace 15 años generalmente no estaría optimizado para Skylake. por ejemplo, la macro-fusión de comparación y ramificación no existía en ese momento. Lo que ahora es óptimo para el asm artesanal para una microarquitectura podría no ser óptimo para otras CPU actuales y futuras. Los comentarios sobre la respuesta de @ johnfound discuten las principales diferencias entre AMD Bulldozer e Intel Haswell, que tienen un gran efecto en este código. Pero en teoría, g++ -O3 -march=bdver3 y g++ -O3 -march=skylake harán lo correcto. (O -march=native .) O -mtune=... para sintonizar, sin usar instrucciones que otras CPU podrían no ser compatibles.

Tengo la sensación de que guiar al compilador a lo que es bueno para una CPU actual que te importe no debería ser un problema para futuros compiladores. Es de esperar que sean mejores que los compiladores actuales para encontrar formas de transformar el código, y puedan encontrar una forma que funcione para las CPU futuras. De todos modos, el futuro x86 probablemente no sea terrible para nada que sea bueno en x86 actual, y el futuro compilador evitará cualquier error específico de asm mientras implementa algo como el movimiento de datos de su fuente C, si no ve algo mejor.

El asm escrito a mano es una caja negra para el optimizador, por lo que la propagación constante no funciona cuando la línea entrante hace que una entrada sea una constante en tiempo de compilación. Otras optimizaciones también se ven afectadas. Lee https://gcc.gnu.org/wiki/DontUseInlineAsm antes de usar asm. (Y evite el asm en línea estilo MSVC: las entradas / salidas tienen que pasar por la memoria, lo que agrega una sobrecarga ).

En este caso : su n tiene un tipo firmado, y gcc usa la secuencia SAR / SHR / ADD que proporciona el redondeo correcto. (IDIV y "ronda" de desplazamiento aritmético de forma diferente para entradas negativas, consulte la entrada de entrada de SAR en la entrada manual de ref ). (IDK si gcc probó y no pudo demostrar que n no puede ser negativo, o qué. El desbordamiento con signo es un comportamiento indefinido, por lo que debería haber sido capaz de).

Deberías haber usado uint64_t n , entonces solo puede SHR. Y, por lo tanto, es portátil para los sistemas en los que el long es solo de 32 bits (por ejemplo, x86-64 Windows).

Por cierto, la salida optimizada del asm de gcc se ve bastante bien (usando unsigned long n ) : el bucle interno que se inserta en main() hace esto:

 # from gcc5.4 -O3  plus my comments

 # edx= count=1
 # rax= uint64_t n

.L9:                   # do{
    lea    rcx, [rax+1+rax*2]   # rcx = 3*n + 1
    mov    rdi, rax
    shr    rdi         # rdi = n>>1;
    test   al, 1       # set flags based on n%2 (aka n&1)
    mov    rax, rcx
    cmove  rax, rdi    # n= (n%2) ? 3*n+1 : n/2;
    add    edx, 1      # ++count;
    cmp    rax, 1
    jne   .L9          #}while(n!=1)

  cmp/branch to update max and maxi, and then do the next n

El bucle interno no tiene sucursales, y la ruta crítica de la cadena de dependencia transportada por bucle es:

  • LEA de 3 componentes (3 ciclos)
  • cmov (2 ciclos en Haswell, 1c en Broadwell o más adelante).

Total: 5 ciclos por iteración, cuello de botella de latencia . La ejecución fuera de orden se ocupa de todo lo demás en paralelo con esto (en teoría: no he probado con contadores de rendimiento para ver si realmente se ejecuta en 5c / iter).

La entrada FLAGS de cmov (producida por TEST) es más rápida de producir que la entrada RAX (desde LEA-> MOV), por lo que no está en la ruta crítica.

De manera similar, el MOV-> SHR que produce la entrada de RDI de CMOV está fuera de la ruta crítica, porque también es más rápido que el LEA. MOV en IvyBridge y más tarde tiene latencia cero (manejado en el tiempo de cambio de nombre de registro). (Todavía se necesita un uop, y una ranura en la tubería, por lo que no es gratis, solo cero latencia). El MOV adicional en la cadena de depósito LEA es parte del cuello de botella en otras CPU.

El cmp / jne tampoco forma parte de la ruta crítica: no se transmite por bucle, ya que las dependencias de control se manejan con predicción de bifurcación + ejecución especulativa, a diferencia de las dependencias de datos en la ruta crítica.

Venciendo al compilador

GCC hizo un muy buen trabajo aquí. Podría ahorrar un byte de código usando inc edx lugar de add edx, 1 , porque a nadie le importa P4 y sus dependencias falsas para las instrucciones de modificación de indicador parcial.

También podría guardar todas las instrucciones MOV, y el TEST: SHR establece CF = el bit desplazado, por lo que podemos usar cmovc lugar de test / cmovz .

 ### Hand-optimized version of what gcc does
.L9:                       #do{
    lea     rcx, [rax+1+rax*2] # rcx = 3*n + 1
    shr     rax, 1         # n>>=1;    CF = n&1 = n%2
    cmovc   rax, rcx       # n= (n&1) ? 3*n+1 : n/2;
    inc     edx            # ++count;
    cmp     rax, 1
    jne     .L9            #}while(n!=1)

Vea la respuesta de @ johnfound para otro truco ingenioso: elimine el CMP ramificándolo en el resultado de la bandera de SHR así como también utilizándolo para CMOV: cero solo si n fue 1 (o 0) para empezar. (Dato curioso : SHR con count! = 1 en Nehalem o antes causa un bloqueo si lees los resultados de la bandera . Así es como lo hicieron single-uop. Sin embargo, la codificación especial shift-by-1 está bien).

Evitar MOV no ayuda con la latencia en absoluto en Haswell ( ¿Puede el MOV de Can x86 ser realmente "libre"? ¿Por qué no puedo reproducir esto en absoluto? ). Ayuda significativamente en CPUs como Intel pre-IvB y AMD Bulldozer-family, donde MOV no tiene latencia cero. Las instrucciones MOV desperdiciadas del compilador afectan la ruta crítica. Los complejos de LEA y CMOV de BD son de latencia más baja (2c y 1c respectivamente), por lo que es una fracción mayor de la latencia. Además, los cuellos de botella de rendimiento se convierten en un problema, ya que solo tiene dos tubos de ALU enteros. Vea la respuesta de @ johnfound , donde tiene los resultados de sincronización de una CPU AMD.

Incluso en Haswell, esta versión puede ayudar un poco al evitar algunas demoras ocasionales cuando un uop no crítico roba un puerto de ejecución de uno en la ruta crítica, retrasando la ejecución en 1 ciclo. (Esto se llama conflicto de recursos). También guarda un registro, que puede ayudar al hacer múltiples valores de n en paralelo en un bucle intercalado (ver a continuación).

La latencia de LEA depende del modo de direccionamiento , en las CPU de la familia Intel SnB. 3c para 3 componentes ( [base+idx+const] , que toma dos adiciones separadas), pero solo 1c con 2 o menos componentes (un complemento). Algunas CPU (como Core2) hacen incluso una LEA de 3 componentes en un solo ciclo, pero la familia SnB no lo hace. Peor aún, la familia Intel SnB estandariza las latencias por lo que no hay 2 uups , de lo contrario 3-componentes LEA sería solo 2c como Bulldozer. (LEA de 3 componentes también es más lenta en AMD, pero no tanto).

Entonces lea rcx, [rax + rax*2] / inc rcx tiene solo 2c de latencia, más rápido que lea rcx, [rax + rax*2 + 1] , en las CPU de la familia Intel SnB como Haswell. Punto de equilibrio en BD, y peor en Core2. Cuesta un uop extra, que normalmente no vale la pena para ahorrar 1c de latencia, pero la latencia es el mayor cuello de botella aquí y Haswell tiene una tubería lo suficientemente amplia como para manejar el rendimiento extra UOP.

Ni gcc, icc, ni clang (en godbolt) usaron la salida CF de SHR, siempre usando AND o TEST . Compiladores tontos. : P Son grandes piezas de maquinaria compleja, pero un humano inteligente a menudo puede vencerlos en problemas de pequeña escala. (¡Por supuesto, miles o millones de veces más tiempo para pensarlo!) Los compiladores no usan algoritmos exhaustivos para buscar todas las formas posibles de hacer las cosas, porque eso llevaría demasiado tiempo cuando se optimiza una gran cantidad de código en línea, que es lo que lo hacen mejor. Tampoco modelan la tubería en la microarquitectura objetivo, solo usan algo de heurística).

El simple bucle de desenrollar no ayudará ; este bucle obstaculiza la latencia de una cadena de dependencia transportada por bucle, no en la sobrecarga / rendimiento del bucle. Esto significa que haría bien con hyperthreading (o cualquier otro tipo de SMT), ya que la CPU tiene mucho tiempo para intercalar instrucciones de dos hilos. Esto significaría paralelizar el bucle en main , pero eso está bien porque cada thread solo puede verificar un rango de n valores y producir un par de enteros como resultado.

El entrelazado manual en un único hilo también puede ser viable . Tal vez calcule la secuencia de un par de números en paralelo, ya que cada uno solo toma un par de registros, y todos pueden actualizar el mismo max / maxi . Esto crea más paralelismo a nivel de instrucción .

El truco es decidir si esperar hasta que todos los n valores hayan alcanzado 1 antes de obtener otro par de valores de inicio n , o si se debe dividir y obtener un nuevo punto de inicio para solo uno que alcanzó la condición final, sin tocar los registros para el otra secuencia. Probablemente sea mejor que cada cadena trabaje con datos útiles, de lo contrario tendrías que incrementar su contador en forma condicional.

Incluso podría hacer esto con SSE empaquetado-compare cosas para incrementar condicionalmente el contador para elementos vectoriales donde n no había llegado a 1 todavía. Y luego, para ocultar la latencia aún más larga de una implementación de incremento condicional SIMD, necesitaría mantener más vectores de n valores en el aire. Tal vez solo valga la pena con el vector 256b (4x uint64_t ).

Creo que la mejor estrategia para detectar 1 "adhesivo" es enmascarar el vector de todos los que se agregan para incrementar el contador. Entonces, después de que hayas visto un 1 en un elemento, el vector de incremento tendrá un cero, y + = 0 es un no-op.

Idea no probada para vectorización manual

# starting with YMM0 = [ n_d, n_c, n_b, n_a ]  (64-bit elements)
# ymm4 = _mm256_set1_epi64x(1):  increment vector
# ymm5 = all-zeros:  count vector

.inner_loop:
    vpaddq    ymm1, ymm0, xmm0
    vpaddq    ymm1, ymm1, xmm0
    vpaddq    ymm1, ymm1, set1_epi64(1)     # ymm1= 3*n + 1.  Maybe could do this more efficiently?

    vprllq    ymm3, ymm0, 63                # shift bit 1 to the sign bit

    vpsrlq    ymm0, ymm0, 1                 # n /= 2

    # There may be a better way to do this blend, avoiding the bypass delay for an FP blend between integer insns, not sure.  Probably worth it
    vpblendvpd ymm0, ymm0, ymm1, ymm3       # variable blend controlled by the sign bit of each 64-bit element.  I might have the source operands backwards, I always have to look this up.

    # ymm0 = updated n  in each element.

    vpcmpeqq ymm1, ymm0, set1_epi64(1)
    vpandn   ymm4, ymm1, ymm4         # zero out elements of ymm4 where the compare was true

    vpaddq   ymm5, ymm5, ymm4         # count++ in elements where n has never been == 1

    vptest   ymm4, ymm4
    jnz  .inner_loop
    # Fall through when all the n values have reached 1 at some point, and our increment vector is all-zero

    vextracti128 ymm0, ymm5, 1
    vpmaxq .... crap this doesn't exist
    # Actually just delay doing a horizontal max until the very very end.  But you need some way to record max and maxi.

Puede y debe implementar esto con intrínsecos, en lugar de asm escritos a mano.

Mejora algorítmica / de implementación:

Además de simplemente implementar la misma lógica con un asm más eficiente, busque formas de simplificar la lógica o evite el trabajo redundante. por ejemplo, memoize para detectar finales comunes de secuencias. O mejor aún, observe 8 bits finales a la vez (respuesta de Gnasher)

@EOF señala que tzcnt (o bsf ) podría usarse para realizar múltiples n/=2 iteraciones en un solo paso. Probablemente sea mejor que la vectorización SIMD, porque ninguna instrucción SSE o AVX puede hacer eso. Sin embargo, todavía es compatible con hacer múltiples escalas en paralelo en diferentes registros enteros.

Entonces, el ciclo podría verse así:

goto loop_entry;  // C++ structured like the asm, for illustration only
do {
   n = n*3 + 1;
  loop_entry:
   shift = _tzcnt_u64(n);
   n >>= shift;
   count += shift;
} while(n != 1);

Esto puede hacer significativamente menos iteraciones, pero los cambios de conteo variable son lentos en las CPU de la familia Intel SnB sin BMI2. 3 uops, 2 latencia. (Tienen una dependencia de entrada en los FLAGS porque count = 0 significa que los flags no están modificados. Manejan esto como una dependencia de datos, y toman múltiples uops porque un uop solo puede tener 2 entradas (pre-HSW / BDW de todos modos)). Este es el tipo de gente que se queja del diseño loco de CISC de x86. Hace que las CPU x86 sean más lentas de lo que serían si el ISA se diseñase desde el principio, incluso de manera similar. (es decir, esto forma parte del "impuesto x86" que cuesta velocidad / potencia). SHRX / SHLX / SARX (BMI2) son una gran ganancia (1 uop / 1c de latencia).

También coloca tzcnt (3c en Haswell y más adelante) en la ruta crítica, por lo que alarga significativamente la latencia total de la cadena de dependencia transportada por bucle. Sin embargo, elimina la necesidad de un CMOV o de preparar un registro que contenga n>>1 . La respuesta de @ Veedrac supera todo esto posponiendo el tzcnt / shift para iteraciones múltiples, que es altamente efectivo (ver abajo).

Podemos usar BSF o TZCNT de manera intercambiable, porque n nunca puede ser cero en ese punto. El código máquina de TZCNT se decodifica como BSF en CPU que no admiten BMI1. (Los prefijos sin sentido se ignoran, por lo que REP BSF se ejecuta como BSF).

TZCNT funciona mucho mejor que BSF en CPUs AMD que lo soportan, por lo que puede ser una buena idea usar REP BSF , incluso si no le importa configurar ZF si la entrada es cero en lugar de la salida. Algunos compiladores hacen esto cuando usas __builtin_ctzll incluso con -mno-bmi .

Realizan lo mismo en las CPU de Intel, así que simplemente guarde el byte si eso es todo lo que importa. TZCNT en Intel (pre-Skylake) todavía tiene una falsa dependencia en el operando de salida supuestamente de solo escritura, al igual que BSF, para soportar el comportamiento no documentado de que BSF con input = 0 deja su destino sin modificar. Por lo tanto, debe solucionarlo a menos que optimice solo para Skylake, por lo que no hay nada que ganar con el byte REP adicional. (Intel a menudo va más allá de lo que el manual ISA x86 requiere, para evitar romper código ampliamente utilizado que depende de algo que no debería, o que se anula retroactivamente. Por ejemplo, Windows 9x no asume ninguna captación especulativa de entradas TLB , que era seguro cuando se escribió el código, antes de que Intel actualizara las reglas de administración de TLB ).

De todos modos, LZCNT / TZCNT en Haswell tiene el mismo depósito falso que POPCNT: vea esta pregunta y respuesta . Esta es la razón por la cual en la salida asm de gcc para el código de @ Veedrac, lo ves rompiendo la cadena de depósito con xor-zeroing en el registro que está a punto de usar como destino de TZCNT, cuando no usa dst = src. Como TZCNT / LZCNT / POPCNT nunca dejan su destino indefinido o sin modificar, esta falsa dependencia en la salida de las CPU Intel es puramente una falla / limitación de rendimiento. Es de suponer que vale la pena algunos transistores / poder para que se comporten como otros uops que van a la misma unidad de ejecución. El único lado visible del software está en la interacción con otra limitación microarquitectura: pueden microfundir un operando de memoria con un modo de direccionamiento indexado en Haswell, pero en Skylake donde Intel eliminó la dependencia falsa para LZCNT / TZCNT que "no laminan" modos de direccionamiento indexados mientras que POPCNT aún puede microfusionar cualquier modo addr.

Mejoras a ideas / código de otras respuestas:

La respuesta de @ hidefromkgb tiene una buena observación de que está garantizado que podrá hacer un cambio a la derecha después de un 3n + 1. Puede calcular esto de manera aún más eficiente que simplemente omitiendo los controles entre los pasos. Sin embargo, la implementación de asm en esa respuesta está rota (depende de OF, que no está definida después de SHRD con un recuento> 1), y lenta: ROR rdi,2 es más rápida que SHRD rdi,rdi,2 , y utiliza dos instrucciones CMOV en la ruta crítica es más lento que una prueba adicional que se puede ejecutar en paralelo.

Puse C ordenada / mejorada (que guía al compilador para producir mejores asm), y probé + trabajar asm más rápido (en comentarios debajo de C) arriba en Godbolt: vea el enlace en la respuesta de @ hidefromkgb . (Esta respuesta alcanzó el límite de 30k de las grandes URL de Godbolt, pero los enlaces cortos pueden pudrirse y de todos modos eran demasiado largos para goo.gl).

También mejoró la impresión de salida para convertir a una cadena y hacer una write() lugar de escribir un carácter a la vez. Esto minimiza el impacto en el tiempo de todo el programa con perf stat ./collatz (para registrar contadores de rendimiento), y desactivé algunos de los asm no críticos.

El código de @ Veedrac

Obtuve una aceleración muy pequeña por el cambio hacia la derecha tanto como sabemos que hay que hacer, y comprobamos que continúe el ciclo. Desde 7.5s para límite = 1e8 hasta 7.275s, en Core2Duo (Merom), con un factor de desenrollamiento de 16.

código + comentarios en Godbolt . No use esta versión con clang; hace algo tonto con el defer-loop. Usar un contador de tmp k y luego sumarlo para count más adelante cambia lo que hace clang, pero eso lastima un poco a gcc.

Ver discusión en comentarios: el código de Veedrac es excelente en CPU con BMI1 (es decir, no Celeron / Pentium)




Afirmar que el compilador de C ++ puede producir un código más óptimo que un programador de lenguaje ensamblador competente es un error muy grave. Y especialmente en este caso. El humano siempre puede mejorar el código que el compilador puede, y esta situación particular es una buena ilustración de esta afirmación.

La diferencia de tiempo que está viendo se debe a que el código de ensamblaje en la pregunta está muy lejos de ser óptimo en los bucles internos.

(El siguiente código es de 32 bits, pero se puede convertir fácilmente a 64 bits)

Por ejemplo, la función de secuencia se puede optimizar a solo 5 instrucciones:

    .seq:
        inc     esi                 ; counter
        lea     edx, [3*eax+1]      ; edx = 3*n+1
        shr     eax, 1              ; eax = n/2
        cmovc   eax, edx            ; if CF eax = edx
        jnz     .seq                ; jmp if n<>1

Todo el código se ve así:

include "%lib%/freshlib.inc"
@BinaryType console, compact
options.DebugMode = 1
include "%lib%/freshlib.asm"

start:
        InitializeAll
        mov ecx, 999999
        xor edi, edi        ; max
        xor ebx, ebx        ; max i

    .main_loop:

        xor     esi, esi
        mov     eax, ecx

    .seq:
        inc     esi                 ; counter
        lea     edx, [3*eax+1]      ; edx = 3*n+1
        shr     eax, 1              ; eax = n/2
        cmovc   eax, edx            ; if CF eax = edx
        jnz     .seq                ; jmp if n<>1

        cmp     edi, esi
        cmovb   edi, esi
        cmovb   ebx, ecx

        dec     ecx
        jnz     .main_loop

        OutputValue "Max sequence: ", edi, 10, -1
        OutputValue "Max index: ", ebx, 10, -1

        FinalizeAll
        stdcall TerminateAll, 0

Para compilar este código, se necesita FreshLib .

En mis pruebas, (procesador AMD A4-1200 de 1 GHz), el código anterior es aproximadamente cuatro veces más rápido que el código C ++ de la pregunta (cuando se compila con -O0 : 430 ms frente a 1900 ms) y más de dos veces más rápido (430 ms vs. 830 ms) cuando el código de C ++ se compila con -O3 .

El resultado de ambos programas es el mismo: secuencia máxima = 525 en i = 837799.




Para obtener más rendimiento: un cambio simple es observar que después de n = 3n + 1, n será par, por lo que puede dividir por 2 inmediatamente. Y n no será 1, por lo que no es necesario que lo pruebe. Para que pueda guardar unas pocas sentencias if y escribir:

while (n % 2 == 0) n /= 2;
if (n > 1) for (;;) {
    n = (3*n + 1) / 2;
    if (n % 2 == 0) {
        do n /= 2; while (n % 2 == 0);
        if (n == 1) break;
    }
}

Aquí hay una gran ganancia: si miras los 8 bits más bajos de n, todos los pasos hasta que los dividas por 2 ocho veces están completamente determinados por esos ocho bits. Por ejemplo, si los últimos ocho bits son 0x01, eso es en binario, su número es ???? 0000 0001 luego los siguientes pasos son:

3n+1 -> ???? 0000 0100
/ 2  -> ???? ?000 0010
/ 2  -> ???? ??00 0001
3n+1 -> ???? ??00 0100
/ 2  -> ???? ???0 0010
/ 2  -> ???? ???? 0001
3n+1 -> ???? ???? 0100
/ 2  -> ???? ???? ?010
/ 2  -> ???? ???? ??01
3n+1 -> ???? ???? ??00
/ 2  -> ???? ???? ???0
/ 2  -> ???? ???? ????

De modo que todos estos pasos se pueden predecir, y 256k + 1 se reemplaza con 81k + 1. Algo similar sucederá para todas las combinaciones. Entonces puedes hacer un ciclo con una gran declaración de cambio:

k = n / 256;
m = n % 256;

switch (m) {
    case 0: n = 1 * k + 0; break;
    case 1: n = 81 * k + 1; break; 
    case 2: n = 81 * k + 1; break; 
    ...
    case 155: n = 729 * k + 425; break;
    ...
}

Ejecute el ciclo hasta n ≤ 128, porque en ese punto n podría convertirse en 1 con menos de ocho divisiones por 2, y hacer ocho o más pasos a la vez le haría perder el punto donde alcanza el 1 por primera vez. Luego, continúe con el ciclo "normal" o prepare una tabla que indique cuántos pasos más se necesitan para llegar a 1.

PD. Sospecho fuertemente que la sugerencia de Peter Cordes lo haría aún más rápido. No habrá ramas condicionales, excepto una, y esa será pronosticada correctamente, excepto cuando el ciclo realmente termine. Entonces el código sería algo así como

static const unsigned int multipliers [256] = { ... }
static const unsigned int adders [256] = { ... }

while (n > 128) {
    size_t lastBits = n % 256;
    n = (n >> 8) * multipliers [lastBits] + adders [lastBits];
}

En la práctica, usted mediría si el procesamiento de los últimos 9, 10, 11, 12 bits de n a la vez sería más rápido. Para cada bit, el número de entradas en la tabla se duplicaría, y exijo una desaceleración cuando las tablas ya no encajan en la caché L1.

PPS. Si necesita el número de operaciones: en cada iteración hacemos exactamente ocho divisiones por dos, y un número variable de operaciones (3n + 1), por lo que un método obvio para contar las operaciones sería otra matriz. Pero podemos calcular el número de pasos (en función del número de iteraciones del ciclo).

Podríamos redefinir el problema ligeramente: reemplace n con (3n + 1) / 2 si es impar, y reemplace n con n / 2 si es par. Entonces, cada iteración hará exactamente 8 pasos, pero podrías considerar que hacer trampa :-) Asume que hubo r operaciones n <- 3n + 1 ys operaciones n <- n / 2. El resultado será exactamente n '= n * 3 ^ r / 2 ^ s, porque n <- 3n + 1 significa n <- 3n * (1 + 1 / 3n). Tomando el logaritmo encontramos r = (s + log2 (n '/ n)) / log2 (3).

Si hacemos el ciclo hasta n ≤ 1,000,000 y tenemos una tabla precalculada cuántas iteraciones se necesitan desde cualquier punto de inicio n ≤ 1,000,000, entonces calculando r como arriba, redondeado al entero más cercano, dará el resultado correcto a menos que s sea verdaderamente grande.




En una nota más bien relacionada: más cortes de rendimiento!

  • [La primera «conjeturas» ha quedado definitivamente desacreditado por @ShreevatsaR; remoto]

  • Cuando se atraviesa la secuencia, sólo podemos obtener 3 casos posibles en el 2-barrio del elemento actual N(que se muestra en primer lugar):

    1. [Incluso] [extraño]
    2. [Extraño] [incluso]
    3. [Incluso] [incluso]

    Para saltar más allá de estos 2 elementos significa para calcular (N >> 1) + N + 1, ((N << 1) + N + 1) >> 1y N >> 2, respectivamente.

    Let`s demuestran que para ambos casos (1) y (2) es posible usar la primera fórmula, (N >> 1) + N + 1.

    Caso (1) es evidente. Caso (2) implica (N & 1) == 1, por lo que si suponemos (sin pérdida de generalidad) que N es de 2 bits de longitud y sus bits son bade MOST a menos significativo y, a continuación a = 1, y se cumple lo siguiente:

    (N << 1) + N + 1:     (N >> 1) + N + 1:
    
            b10                    b1
             b1                     b
           +  1                   + 1
           ----                   ---
           bBb0                   bBb

    donde B = !b. Haga cambiar el primer resultado nos da exactamente lo que queremos.

    QED: (N & 1) == 1 ⇒ (N >> 1) + N + 1 == ((N << 1) + N + 1) >> 1.

    Como ha demostrado, podemos atravesar la secuencia de 2 elementos a la vez, utilizando una sola operación ternaria. Otra reducción de tiempo de 2 ×.

El algoritmo resultante es el siguiente:

uint64_t sequence(uint64_t size, uint64_t *path) {
    uint64_t n, i, c, maxi = 0, maxc = 0;

    for (n = i = (size - 1) | 1; i > 2; n = i -= 2) {
        c = 2;
        while ((n = ((n & 3)? (n >> 1) + n + 1 : (n >> 2))) > 2)
            c += 2;
        if (n == 2)
            c++;
        if (c > maxc) {
            maxi = i;
            maxc = c;
        }
    }
    *path = maxc;
    return maxi;
}

int main() {
    uint64_t maxi, maxc;

    maxi = sequence(1000000, &maxc);
    printf("%llu, %llu\n", maxi, maxc);
    return 0;
}

Aquí comparamos n > 2porque el proceso puede detenerse en 2 en vez de 1 si la longitud total de la secuencia es impar.

[EDITAR:]

Let `traducir esto en el montaje!

MOV RCX, 1000000;



DEC RCX;
AND RCX, -2;
XOR RAX, RAX;
MOV RBX, RAX;

@main:
  XOR RSI, RSI;
  LEA RDI, [RCX + 1];

  @loop:
    ADD RSI, 2;
    LEA RDX, [RDI + RDI*2 + 2];
    SHR RDX, 1;
    SHRD RDI, RDI, 2;    ror rdi,2   would do the same thing
    CMOVL RDI, RDX;      Note that SHRD leaves OF = undefined with count>1, and this doesn't work on all CPUs.
    CMOVS RDI, RDX;
    CMP RDI, 2;
  JA @loop;

  LEA RDX, [RSI + 1];
  CMOVE RSI, RDX;

  CMP RAX, RSI;
  CMOVB RAX, RSI;
  CMOVB RBX, RCX;

  SUB RCX, 2;
JA @main;



MOV RDI, RCX;
ADD RCX, 10;
PUSH RDI;
PUSH RCX;

@itoa:
  XOR RDX, RDX;
  DIV RCX;
  ADD RDX, '0';
  PUSH RDX;
  TEST RAX, RAX;
JNE @itoa;

  PUSH RCX;
  LEA RAX, [RBX + 1];
  TEST RBX, RBX;
  MOV RBX, RDI;
JNE @itoa;

POP RCX;
INC RDI;
MOV RDX, RDI;

@outp:
  MOV RSI, RSP;
  MOV RAX, RDI;
  SYSCALL;
  POP RAX;
  TEST RAX, RAX;
JNE @outp;

LEA RAX, [RDI + 59];
DEC RDI;
SYSCALL;

Utilice estos comandos para compilar:

nasm -f elf64 file.asm
ld -o file file.o

Ver el C y una versión mejorada / Correcciones de bugs de la ASM por Peter Cordes en Godbolt . (Nota del editor: Lo siento por poner mis cosas en su respuesta, pero mi respuesta golpean el límite de 30k carbón de enlaces de texto Godbolt +!)




Los programas en C ++ se traducen a los programas de montaje durante la generación de código de máquina a partir del código fuente. Sería virtualmente erróneo decir montaje es más lento que C ++. Por otra parte, el código binario generado difiere del compilador para el compilador. Por lo que un compilador de C ++ inteligente puede producir código binario más óptima y eficiente que el código de un ensamblador mudo.

Sin embargo creo que su metodología de perfiles tiene ciertos defectos. Las siguientes son pautas generales para perfiles:

  1. Asegúrese de que su sistema está en su estado normal / inactivo. Detener todos los procesos en ejecución (aplicaciones) que se inicia o que el uso de la CPU intensiva (o sondeo través de la red).
  2. Su datasize debe ser mayor en tamaño.
  3. Su prueba debe funcionar durante algo más de 5-10 segundos.
  4. No confíe en una sola muestra. Realizar la prueba N veces. Recoger los resultados y calcular la media o la mediana del resultado.



Usted no publicar el código generado por el compilador, por lo que hay algunas conjeturas aquí, pero incluso sin haber visto, se puede decir que esto:

test rax, 1
jpe even

... tiene una probabilidad del 50% de mispredicting la rama, y ​​que vendrá caro.

El compilador es casi seguro que hace dos cálculos (que cuesta más neglegibly desde el div / mod es bastante larga latencia, por lo que el multiplicar-add es "libre") y sigue con un cmov. Lo cual, por supuesto, tiene un cero posibilidades ciento de ser mispredicted.




Incluso sin tener en cuenta el montaje, la razón más obvia es que /= 2es, probablemente, optimizado >>=1y muchos procesadores de tener una operación de cambio muy rápido. Pero incluso si un procesador no tiene una operación de desplazamiento, la división entera es más rápido que la división de coma flotante.

Editar: su kilometraje puede variar en la "división entera es más rápido que la división de coma flotante" declaración anterior. Los comentarios a continuación revelan que los procesadores modernos han dado prioridad a la optimización de la división de FP sobre la división entera. Así que si alguien estuviera mirando por la razón más probable para el aumento de velocidad, que la pregunta de este hilo pregunta acerca de, a continuación, compilador de optimización /=2como >>=1sería el mejor lugar para buscar primero.

En una nota relacionada , si nes impar, la expresión n*3+1siempre será uniforme. Así que no hay necesidad de comprobar. Puede cambiar a esa rama

{
   n = (n*3+1) >> 1;
   count += 2;
}

Así que toda la declaración sería entonces

if (n & 1)
{
    n = (n*3 + 1) >> 1;
    count += 2;
}
else
{
    n >>= 1;
    ++count;
}



A partir de los comentarios:

Sin embargo, este código nunca se detiene (a causa de desbordamiento de entero)!?! Yves Daoust

Para muchos números que se no desborde.

Si se va a desbordar - para una de esas semillas iniciales de mala suerte, el número sobrevolado es muy probable que convergen hacia 1 sin otra desbordamiento.

Aún así esto plantea la pregunta interesante, ¿hay algún número de semillas desbordamiento cíclico?

Cualquier serie simple convergente última comienza con potencia de dos valores (bastante obvio?).

2 ^ 64 se desborde a cero, que es bucle infinito sin definir de acuerdo con el algoritmo (termina solamente con 1), pero la solución más óptima en respuesta será terminar debido a shr raxla producción de ZF = 1.

Podemos producir 2 ^ 64? Si el número de partida es 0x5555555555555555, es número impar, número siguiente es entonces 3n + 1, que es 0xFFFFFFFFFFFFFFFF + 1= 0. Teóricamente en estado indefinido de algoritmo, pero la respuesta optimizada de johnfound se recuperará por salir en ZF = 1. El cmp rax,1de Peter Cordes terminará en bucle infinito (QED variante 1, "cheapo" a través de indefinido 0número).

¿Qué tal un número más compleja, lo que creará ciclo sin 0? Francamente, no estoy seguro, mi teoría matemática es demasiado vaga para obtener alguna idea seria, cómo tratar con él de manera seria. Pero intuitivamente que diría la serie convergerá a 1 para cada número: 0 <número, como el 3n + 1 fórmula girar lentamente cada-2 no factor primo del número original (o intermedio) en un poco de potencia de 2, más pronto o más tarde . Así que no tenemos que preocuparnos de bucle infinito para la serie original, única desbordamiento nos puede obstaculizar.

Así que sólo hay que poner algunos números en la hoja y echó un vistazo a los números truncados 8 bits.

Hay tres valores que desbordan a 0: 227, 170y 85( 85yendo directamente a 0, otros dos progresando hacia 85).

Pero no hay creación de valor de semilla de desbordamiento cíclico.

Curiosamente hice un cheque, que es el primer número de sufrir de truncamiento de 8 bits, y ya 27se ve afectado! No llegar valor 9232en serie adecuada no truncada (valor primero truncado es 322en 12 de paso), y el valor máximo alcanzado por cualquiera de las 2-255 números de entrada en forma no truncada es 13120(para el 255mismo), el número máximo de pasos a converger a 1es de aproximadamente 128(+ -2, no estoy seguro si "1" es para contar, etc ...).

Curiosamente (para mí) el número 9232es máxima para muchos otros números de origen, lo que es tan especial? : -O 9232= 0x2410... hmmm .. ni idea.

Por desgracia, no puede obtener ninguna comprensión profunda de esta serie, ¿por qué convergen y cuáles son las implicaciones de truncar a k bits, aunque con cmp number,1la condición de terminación es ciertamente posible para poner el algoritmo en bucle infinito con especial valor de entrada que termina como 0después truncamiento.

Pero el valor 27que desborda por un caso de 8 bits es una especie de alerta, esto parece como si se cuenta el número de pasos para alcanzar el valor 1, obtendrá un resultado erróneo para la mayoría de los números del conjunto total de k bits de enteros. Para los números enteros de 8 bits de los números 146 de los 256 han afectado a la serie por truncamiento (algunos de ellos todavía puede golpear el número correcto de pasos por accidente tal vez, soy demasiado perezoso para comprobar).




Como respuesta genérica, no se dirige específicamente a esta tarea: En muchos casos, puede acelerar significativamente cualquier programa al hacer mejoras a un alto nivel. Al igual que el cálculo de los datos una vez en lugar de varias veces, evitando trabajo innecesario por completo, utilizando cachés de la mejor manera, y así sucesivamente. Estas cosas son mucho más fáciles de hacer en un lenguaje de alto nivel.

Escribir código ensamblador, es posible mejorar en lo que hace un compilador de optimización, pero es un trabajo duro. Y una vez hecho esto, el código es mucho más difícil de modificar, por lo que es mucho más difícil añadir mejoras algorítmicas. A veces, el procesador tiene una funcionalidad que no se puede utilizar a partir de un lenguaje de alto nivel, ensamblado en línea es a menudo útil en estos casos y todavía le permite utilizar un lenguaje de alto nivel.

En los problemas de Euler, la mayoría de las veces se logran mediante la construcción de algo, encontrar qué es lenta, la construcción de algo mejor, encontrar qué es lenta, y así sucesivamente y así sucesivamente. Eso es muy, muy duro usando ensamblador. Un algoritmo mejor en la mitad de la velocidad posible por lo general peor vencer a un algoritmo a toda velocidad, y conseguir la máxima velocidad en ensamblador no es trivial.




Para el problema de Collatz, se puede obtener un impulso significativo en el rendimiento al almacenar en caché las "colas". Este es un compromiso de tiempo / memoria. Ver: memoization ( https://en.wikipedia.org/wiki/Memoization ). También podría mirar en soluciones de programación dinámica para otros el tiempo / memoria compensaciones.

Ejemplo aplicación python:

import sys

inner_loop = 0

def collatz_sequence(N, cache):
    global inner_loop

    l = [ ]
    stop = False
    n = N

    tails = [ ]

    while not stop:
        inner_loop += 1
        tmp = n
        l.append(n)
        if n <= 1:
            stop = True  
        elif n in cache:
            stop = True
        elif n % 2:
            n = 3*n + 1
        else:
            n = n // 2
        tails.append((tmp, len(l)))

    for key, offset in tails:
        if not key in cache:
            cache[key] = l[offset:]

    return l

def gen_sequence(l, cache):
    for elem in l:
        yield elem
        if elem in cache:
            yield from gen_sequence(cache[elem], cache)
            raise StopIteration

if __name__ == "__main__":
    le_cache = {}

    for n in range(1, 4711, 5):
        l = collatz_sequence(n, le_cache)
        print("{}: {}".format(n, len(list(gen_sequence(l, le_cache)))))

    print("inner_loop = {}".format(inner_loop))



La respuesta es simple:

  • haciendo un MOV RBX, 3 y MUL RBX es caro; Sólo tiene que añadir RBX, RBX dos veces

  • ADD 1 es probablemente más rápido que aquí INC

  • MOV 2 y DIV es muy caro; acaba de desplazamiento a la derecha

  • código de 64 bits es por lo general notablemente más lento que el código de 32 bits y los problemas de alineación son más complicados; con pequeños programas como este que tiene que el paquete de ellos por lo que está haciendo el cálculo en paralelo para tener alguna posibilidad de ser más rápido que el código de 32 bits

Si genera la lista de ensamblaje para su programa en C ++, se puede ver cómo se diferencia de su montaje.